Lógica Programável em VHDL

breadcrumb-separator

Engenharias

Wagner Rocha Laureano

em 12/09/2018

Questões resolvidas

O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
A) WHEN, GENERATE, CASE
B) WHEN, GENERATE, BLOCK
C) WAIT, GENERATE, BLOCK
D) WHEN, GENERATE, LOOP
E) WHEN, CASE, BLOCK

Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
A) PROCESS, FUNCTION, COMPONENT
B) PROCESS, PACKAGE, PROCEDURE
C) PROCESS, FUNCTION, PROCEDURE
D) FUNCTION, PROCEDURE, BLOCK
E) FUNCTION, PROCESS, MAP

A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças: I – Os subprogramas compreendem uma região de código sequencial. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III – A função permite retornar um ou mais valores. IV – No procedimento o comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
A F, V, F, V
B V, F, V, V
C F, V, V, V
D V, F, V, F
E V, V, F, F

Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN.
Para chamar o componente na região operacional da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é:
A COMPONENT
B PORT
C PORT MAP
D FUNCTION
E SIGNAL

A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
A vários pacotes
B várias constantes
C vários mapeamentos de portas
D várias arquiteturas
E várias bibliotecas

Conteúdos escolhidos para você

Prova Objetiva Lógica Programável

Prova Objetiva Lógica Programável

Questões 1 e 2

Prática 02 LÓGICA PROGRAMÁVEL

Prática 02 LÓGICA PROGRAMÁVEL

Lógica Programável: Conceitos e Comandos

Lógica Programável: Conceitos e Comandos

Comandos e Regiões em VHDL

Comandos e Regiões em VHDL

Perguntas dessa disciplina

A modularização em Java, concretizada por meio do uso de métodos, representa uma estratégia fundamental para a gestão da complexidade algorítmica. Ao

UNIP

Questão 3/10 - Lógica Programável Ler em voz alta Os registradores em VHDL são implementados em região de código sequencial dentro de uma estrut...

Questão 5/10 - Lógica Programável Ler em voz alta O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente.

Questão 1/10 - Lógica Programável Ler em voz alta Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeira

Questão 6/10 - Lógica Programável Ler em voz alta A linguagem VHDL permite a implementação de subprogramas. Dadas as seguintes sentenças: I ...

Material

Libere esse material sem enrolação!

Craque Neto

Craque Neto

Cadastre-se ou realize login

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Libere esse material sem enrolação!

Craque Neto

Craque Neto

Cadastre-se ou realize login

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Libere esse material sem enrolação!

Craque Neto

Craque Neto

Cadastre-se ou realize login

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Questões resolvidas

O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve interferir no resultado. Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
A) WHEN, GENERATE, CASE
B) WHEN, GENERATE, BLOCK
C) WAIT, GENERATE, BLOCK
D) WHEN, GENERATE, LOOP
E) WHEN, CASE, BLOCK

Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da funcionalidade implementada. Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
A) PROCESS, FUNCTION, COMPONENT
B) PROCESS, PACKAGE, PROCEDURE
C) PROCESS, FUNCTION, PROCEDURE
D) FUNCTION, PROCEDURE, BLOCK
E) FUNCTION, PROCESS, MAP

A linguagem VHDL permite a implementação de subprogramas.
Dadas as seguintes sentenças: I – Os subprogramas compreendem uma região de código sequencial. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III – A função permite retornar um ou mais valores. IV – No procedimento o comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
I – Os subprogramas compreendem uma região de código sequencial.
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial.
III – A função permite retornar um ou mais valores.
IV – No procedimento o comando RETURN é obrigatório.
A F, V, F, V
B V, F, V, V
C F, V, V, V
D V, F, V, F
E V, V, F, F

Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da palavra reservada BEGIN.
Para chamar o componente na região operacional da arquitetura (após a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de projeto com as portas da entidade do componente é:
A COMPONENT
B PORT
C PORT MAP
D FUNCTION
E SIGNAL

A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
A vários pacotes
B várias constantes
C vários mapeamentos de portas
D várias arquiteturas
E várias bibliotecas

Conteúdos escolhidos para você

Prova Objetiva Lógica Programável

Prova Objetiva Lógica Programável

Questões 1 e 2

Prática 02 LÓGICA PROGRAMÁVEL

Prática 02 LÓGICA PROGRAMÁVEL

Lógica Programável: Conceitos e Comandos

Lógica Programável: Conceitos e Comandos

Comandos e Regiões em VHDL

Comandos e Regiões em VHDL

Perguntas dessa disciplina

A modularização em Java, concretizada por meio do uso de métodos, representa uma estratégia fundamental para a gestão da complexidade algorítmica. Ao

UNIP

Questão 3/10 - Lógica Programável Ler em voz alta Os registradores em VHDL são implementados em região de código sequencial dentro de uma estrut...

Questão 5/10 - Lógica Programável Ler em voz alta O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma concorrente.

Questão 1/10 - Lógica Programável Ler em voz alta Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade. Primeira

Questão 6/10 - Lógica Programável Ler em voz alta A linguagem VHDL permite a implementação de subprogramas. Dadas as seguintes sentenças: I ...

Prévia do material em texto

12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291025/novo/1/50875 1/3
Questão 1/5 - Lógica Programável
O código VHDL que descreve a operação de um circuito é, a princípio, executado de forma 
concorrente. Isto significa que em uma região de código concorrente a ordem das linhas não deve 
interferir no resultado.
Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
Nota: 20.0
A WHEN, GENERATE, CASE
B WHEN, GENERATE, BLOCK
C WAIT, GENERATE, BLOCK
D WHEN, GENERATE, LOOP
E WHEN, CASE, BLOCK
Questão 2/5 - Lógica Programável
Nas regiões de código sequencial em VHDL a ordem das linhas é importante para o resultado da 
funcionalidade implementada.
Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
Nota: 20.0
A PROCESS, FUNCTION, COMPONENT
B PROCESS, PACKAGE, PROCEDURE
C PROCESS, FUNCTION, PROCEDURE
D FUNCTION, PROCEDURE, BLOCK
E FUNCTION, PROCESS, MAP
Você acertou!
Rota2 – Tema3
Você acertou!
Rota2 – Tema4
12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291025/novo/1/50875 2/3
Questão 3/5 - Lógica Programável
A linguagem VHDL permite a implementação de subprogramas.
 
Dadas as seguintes sentenças:
 
I – Os subprogramas compreendem uma região de código sequencial.
 
II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em 
regiões de código sequencial.
 
III – A função permite retornar um ou mais valores.
 
IV – No procedimento o comando RETURN é obrigatório.
Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
Nota: 20.0
A F, V, F, V
B V, F, V, V
C F, V, V, V
D V, F, V, F
E V, V, F, F
Questão 4/5 - Lógica Programável
Um componente em VHDL é uma entidade de projeto empregada na arquitetura de outra entidade.
Primeiramente o componente deve ser declarado, podendo ser no corpo da arquitetura antes da 
palavra reservada BEGIN. Para chamar o componente na região operacional da arquitetura (após 
a palavra reservada BEGIN), o comando que estabelece a conexão entre as portas da entidade de 
projeto com as portas da entidade do componente é:
Nota: 20.0
A COMPONENT
B PORT
Você acertou!
Rota2 – Tema5
12/09/2018 AVA UNIVIRTUS
http://univirtus-277877701.sa-east-1.elb.amazonaws.com/ava/web/#/ava/AvaliacaoUsuarioHistorico/291025/novo/1/50875 3/3
C PORT MAP
D FUNCTION
E SIGNAL
Questão 5/5 - Lógica Programável
A configuração em VHDL estabelece o elo entre a declaração de um componente e uma entidade 
de projeto.
É necessário utilizar a configuração quando o componente possui uma entidade com:
Nota: 20.0
A vários pacotes
B várias constantes
C vários mapeamentos de portas
D várias arquiteturas
E várias bibliotecas
Você acertou!
Rota3 – Tema1
Você acertou!
Rota3 – Tema2