Logo Passei Direto
Buscar

Engenharia Elétrica

Outros
Dadas as seguintes sentenças: I – Os subprogramas compreendem uma região de código sequencial. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. III – A função permite retornar um ou mais valores. IV – No procedimento o comando RETURN é obrigatório. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
A F, V, F, V
B V, F, V, V
C F, V, V, V
D V, F, V, F
E V, V, F, F
User badge image
Questões para Estudantes

ano passado

User badge image
Questões para Estudantes

ano passado

Questões 1 e 2
16 pág.

Questões 1 e 2

Respostas

User badge image

Ed Verified user icon

ano passado

Vamos analisar cada uma das sentenças: I – Os subprogramas compreendem uma região de código sequencial. É verdadeira (V). Subprogramas, como funções e procedimentos, são de fato regiões de código que podem ser executadas sequencialmente. II – Os subprogramas podem ser chamados tanto em regiões de código concorrente quanto em regiões de código sequencial. É verdadeira (V). Subprogramas podem ser utilizados em ambos os contextos, dependendo da linguagem de programação e do design do sistema. III – A função permite retornar um ou mais valores. É falsa (F). Em muitas linguagens de programação, uma função normalmente retorna apenas um valor. Para retornar múltiplos valores, geralmente se utiliza estruturas como tuplas ou objetos. IV – No procedimento o comando RETURN é obrigatório. É falsa (F). Em procedimentos, o comando RETURN não é obrigatório, pois eles não precisam retornar um valor, ao contrário das funções. Portanto, a sequência correta é: V, V, F, F. A alternativa que apresenta essa sequência é a E) V, V, F, F.

Essa resposta te ajudou?

0
Dislike0
details

Libere essa resposta sem enrolação!

Craque NetoCraque Neto

Ao continuar, você aceita os Termos de Uso e Política de Privacidade

Ainda com dúvidas?

Envie uma pergunta e tenha sua dúvida de estudo respondida!

Essa pergunta também está no material:

Questões 1 e 2
16 pág.

Questões 1 e 2

Mais perguntas desse material

A primeira estrutura básica de um dispositivo de lógica programável possuía tanto o plano AND como o plano OR configuráveis. Esta estrutura é chamada de:
A) PAL
B) LAP
C) PLA
D) ALP
E) LPA

Existem 3 comandos do VHDL específicos para regiões de código concorrente, são eles:
A WHEN, GENERATE, CASE
B WHEN, GENERATE, BLOCK
C WAIT, GENERATE, BLOCK
D WHEN, GENERATE, LOOP
E WHEN, CASE, BLOCK

Com a palavra-chave da linguagem PORT definem-se as portas, cujos 4 modos possíveis são:
A IN, OUT, INOUT, USER
B IN, OUT, BUFFER, RTL
C IN, OUT, INOUT, BUFFER
D INOUT, OUT, BUFFER, WORK
E IN, INOUT, OUT, STD

Os comandos sequenciais ficam em 3 regiões de código específicas, que são:
A PROCESS, FUNCTION, COMPONENT
B PROCESS, PACKAGE, PROCEDURE
C PROCESS, FUNCTION, PROCEDURE
D FUNCTION, PROCEDURE, BLOCK
E FUNCTION, PROCESS, MAP

Dadas as seguintes sentenças sobre máquinas de estados em VHDL: I – A transição de estados é comandada por uma entrada de clock. II – Na máquina de Mealy o valor da saída depende exclusivamente do estado atual. III – Na máquina de Moore o valor de saída é indicado no arco (seta). IV – A implementação se dá em uma estrutura sequencial PROCESS. V – Os sinais de inicialização assíncrona devem estar na lista de sensibilidade do PROCESS. Marque a alternativa que contém apenas as sentenças corretas.
A I, II e III, somente.
B I, II e IV, somente.
C II, III e V, somente.
D I, III e V, somente.
E I, IV e V, somente.

A sua programação se dá por meio da porta USB do computador, sendo que no kit a conexão utilizada é chamada de:
A USB-B
B ASP
C RS232
D SPI
E JTAG

Uma tomada de decisão, por exemplo, é realizada por meio de um circuito:
A multiplexador
B registrador
C comparador
D subtrator
E de seleção

Um dos processos de compilação que já permite simular o projeto é chamado Analysis & Synthesis, também chamado compilação parcial, que compreende as seguintes etapas:
A Otimização lógica e montagem
B Posicionamento e roteamento
C Otimização lógica e mapeamento da tecnologia
D Análise de temporização e otimização lógica
E Roteamento e montagem

Dadas as seguintes sentenças: I – Algumas instruções são divididas em dois passos, como a instrução LDiA,n. II – O registrador Ir armazena a instrução que foi obtida no ciclo de escrita. III – Na instrução LDiA,n o primeiro passo é ler o dado do endereço formado por Pg&Ir[3..0] e armazenar no registrador Aux. IV – O registrador St é semelhante ao Pc, mas usado para sub-rotinas. Quanto à veracidade dessas sentenças, respectivamente, marque a alternativa correta:
A V, F, V, V
B F, V, V, V
C F, F, V, V
D V, V, F, F
E V, F, F, V

O nome do seu barramento interno que interliga todos os seus componentes é:
A Altera Switch Fabric
B Quartus Switch Fabric
C Avalon Switch Fabric
D Avalon Switch Industry
E Altera Switch Industry

Os estímulos de teste são armazenados em um vetor declarado como constante cujos elementos são do tipo:
A ARRAY
B VECTOR
C COMPOSITE
D RECORD
E SCALAR

Na entidade de uma memória RAM bidirecional o modo que é usado para declarar o seu barramento de dados é:
A IN
B OUT
C BIDIR
D INOUT
E BUFFER

A tecnologia que possibilita projetar dispositivos FPGA com memória, elementos lógicos e um processador IP core em sua arquitetura interna é chamada de:
A SOC
B SOPC
C SO
D ARM
E RISC

Dadas as seguintes sentenças sobre arquivos: I – As operações com arquivos não são sintetizáveis. II – O arquivo é sempre declarado como um tipo, iniciando com a palavra-chave TYPE. III – Um arquivo binário pode ser fechado apenas por meio do procedimento FILE_CLOSE. IV – Os arquivos de texto são de execução mais rápida em relação aos arquivos binários. Quanto à veracidade dessas sentenças, marque a alternativa correta:
A V, F, V, V
B F, V, V, V
C F, F, V, V
D V, V, F, F
E V, F, F, V

A instrução de carga direta do Acumulador (LDdA,n) é executada por meio da leitura do dado em hexadecimal 10 apontado por Pc, fazendo o armazenamento no registrador Acc do valor que está no endereço de memória apontado por:
A [Pc-1]
B [Pc+1]
C [[Pc+1]]
D [Pg&0]
E [[Pg&0]]

No caso do contador utilizando estrutura IF / ELSE sem máquina de estados e que permite carregar um valor inicial de contagem, no que diz respeito ao sincronismo com o sinal de clock, o reset é __________ e a carga de dados é ____________.
A síncrono ; paralela síncrona
B assíncrono ; paralela assíncrona
C assíncrono ; paralela síncrona
D síncrono ; serial síncrona
E assíncrono ; serial síncrona

A classe de objetos utilizada para definir o número de endereços e armazenar os dados na memória ROM é:
A VARIABLE
B CONSTANT
C GENERIC
D SIGNAL
E FILE

Sobre circuitos codificadores/decodificadores e multiplexadores em VHDL. Dadas as seguintes sentenças: I – O codificador de prioridade pode ser implementado com construção WHEN ELSE, utilizando código concorrente. II – O codificador de prioridade pode ser implementado com construção WITH SELECT, utilizando código sequencial. III – Um multiplexador de 4 entradas com 4 bits cada, considerando o uso do tipo BIT_VECTOR, declara cada uma das suas entradas de dados da seguinte forma: IN BIT_VECTOR (4 DOWNTO 0). IV – Considerando um decodificador BCD para 7 segmentos para um display anodo comum, cuja saída é dada na seguinte ordem: hgfedcba. Para mostrar o dígito decimal 4 com o ponto decimal, o código binário na saída do decodificador é 00011001. Quanto à veracidade dessas sentenças, marque a alternativa correta:
A - V, F, V, V
B - V, V, F, F
C - F, V, V, V
D - F, F, V, V
E - V, F, F, V

Dado uma unidade lógica e aritmética (ULA) de 3 bits de controle implementada em VHDL, em que as 4 primeiras operações são lógicas e as últimas 4 operações são aritméticas, considerando uma contagem de 000 a 111 na sua tabela verdade.
O bit de entrada de controle que define se a operação é lógica ou aritmética é o:
A LSB
B MSB
C USB
D OSB
E ASB

Mais conteúdos dessa disciplina